Microprocessadors IBM Power
 Microprocessadors IBM Power | |
|---|---|
| Fabricant | IBM  |
Els microprocessadors Power (originalment POWER abans de Power10) són dissenyats i venuts per IBM per a servidors i superordinadors.[1] El nom "POWER" es va presentar originalment com un acrònim de "Performance Optimization With Enhanced RISC" (Optimització del rendiment amb RISC millorat). La línia de microprocessadors Power s'ha utilitzat a les línies de servidors i superordinadors RS/6000, AS/400, pSeries, iSeries, System p, System i i Power Systems d'IBM. També s'han utilitzat en dispositius d'emmagatzematge de dades i estacions de treball per IBM i per altres fabricants de servidors com Bull i Hitachi.
La família Power es va desenvolupar originalment a finals dels anys vuitanta i continua en desenvolupament actiu. Al principi, van implementar l' arquitectura del conjunt d'instruccions POWER (ISA), que va evolucionar a PowerPC i més tard a Power ISA. A l'agost de 2019, IBM va anunciar que publicaria el Power ISA de codi obert.[2] Com a part del moviment, també es va anunciar que l'administració de l'OpenPOWER Foundation està a càrrec de la Linux Foundation.
Història
[modifica]Primers desenvolupaments
[modifica]El projecte de recerca 801
[modifica]El 1974, IBM va iniciar un projecte per construir un ordinador de commutació telefònica que requeria una immensa potència computacional. Com que l'aplicació era comparativament senzilla, aquesta màquina només hauria de realitzar operacions d'E/S, bifurcacions, sumar registres, moure dades entre registres i memòria, i no hauria necessitat instruccions especials per realitzar aritmètica pesada. Aquesta filosofia de disseny simple, en què cada pas d'una operació complexa s'especifica explícitament mitjançant una instrucció màquina i totes les instruccions s'han de completar en el mateix temps constant, es va anomenar més tard RISC. Quan es va cancel·lar el projecte de commutació telefònica, IBM va conservar el disseny del processador d'ús general i el va anomenar 801 després de l'edifici #801 al Thomas J. Watson Research Center.
El projecte Cheetah
[modifica]El 1982, IBM va continuar explorant els límits superescalars del disseny 801 mitjançant l'ús de múltiples unitats d'execució per millorar el rendiment i determinar si una màquina RISC podia mantenir múltiples instruccions per cicle. Es van fer molts canvis al disseny 801 per permetre múltiples unitats d'execució i el processador Cheetah té unitats separades per a la predicció de ramificació, l'execució de coma fixa i l'execució de coma flotant. El 1984, es va escollir CMOS perquè permetia una millor integració de circuits i un millor rendiment de la lògica de transistors.
El projecte Amèrica
[modifica]El 1985, la recerca sobre una arquitectura RISC de segona generació va començar al Centre de Recerca IBM Thomas J. Watson, produint l'"arquitectura AMERICA". El 1986, IBM Austin va començar a desenvolupar els ordinadors de la sèrie RS/6000 basats en aquesta arquitectura. Aquests es convertirien en els primers processadors POWER que utilitzaven el primer POWER ISA.
POWER
[modifica]
Els primers ordinadors IBM que van incorporar el POWER ISA van ser les sèries RISC System/6000 o RS/6000. Van ser llançats al febrer de 1990. Aquests ordinadors RS/6000 es van dividir en dues classes, estacions de treball POWERstation i servidors POWERserver. La primera CPU RS/6000 tenia 2 configuracions, anomenades "RIOS-1" i "RIOS.9" (o més comunament la CPU POWER1). Una configuració RIOS-1 té un total de 10 xips discrets: un xip de memòria cau d'instruccions, un xip de coma fixa, un xip de coma flotant, 4 xips de memòria cau de dades L1, un xip de control d'emmagatzematge, xips d'entrada/sortida i un xip de rellotge. La configuració RIOS.9, de menor cost, té 8 xips discrets: un xip de memòria cau d'instruccions, un xip de coma fixa, un xip de coma flotant, 2 xips de memòria cau de dades, un xip de control d'emmagatzematge, un xip d'entrada/sortida i un xip de rellotge.
El POWER1 és el primer microprocessador que va utilitzar el canvi de nom de registre i l'execució fora d'ordre. Una versió simplificada i menys potent del RIOS-1 de 10 xips es va fabricar el 1992, per a RS/6000 de gamma baixa. Utilitza només un xip i s'anomena RISC Single Chip o RSC.
POWER2
[modifica]IBM va iniciar l'esforç del processador POWER2 com a successor del POWER1. En afegir una segona unitat de coma fixa, una segona potent unitat de coma flotant i altres millores de rendiment i noves instruccions al disseny, el POWER2 ISA va tenir un rendiment de lideratge quan es va anunciar el novembre de 1993. El POWER2 era un disseny multixip, però IBM també en va fer un disseny de xip únic, anomenat POWER2 Super Chip o P2SC, que es va utilitzar en servidors i superordinadors d'alt rendiment. En el moment de la seva introducció el 1996, el P2SC era el processador més gran amb el nombre més alt de transistors de la indústria i era líder en operacions de coma flotant.
PowerPC
[modifica]El 1991, Apple va investigar una alternativa futura a la plataforma Motorola sèrie 68000 basada en CISC, i Motorola va experimentar amb una plataforma RISC pròpia, la 88000. IBM es va unir a la discussió i els tres van fundar l'aliança AIM per construir el PowerPC ISA, basat en gran manera en el POWER ISA, però amb addicions tant d'Apple com de Motorola. Havia de ser una arquitectura RISC completa de 32/64 bits, i que abastés des de microcontroladors integrats de gamma molt baixa fins a superordinadors i aplicacions de servidor de gamma molt alta.
El projecte Amazon
[modifica]El 1990, IBM volia fusionar les arquitectures de servidor de gamma baixa i mitjana, l'RS/6000 RISC ISA i l'AS/400 CISC ISA, en un RISC ISA comú que pogués allotjar els sistemes operatius AIX i OS/400 d'IBM. L'equip AS/400 va considerar que els ISA POWER existents i els PowerPC ISA futurs no eren adequats, de manera que es va desenvolupar una extensió al conjunt d'instruccions PowerPC de 64 bits anomenada PowerPC AS for Advanced Series o Amazon Series. Més tard, es van incloure addicions de l'equip RS/6000 i l'AIM Alliance PowerPC, i el 2001, amb la introducció de POWER4, tots es van unir en una sola arquitectura de conjunt d'instruccions: el PowerPC v.2.0.
POWER3
[modifica]El POWER3 va començar com a PowerPC 630, un successor del PowerPC 620, que no va tenir èxit comercial. Utilitza una combinació del POWER2 ISA i el conjunt PowerPC ISA de 32/64 bits amb suport per a la implementació SMP i d'un sol xip. Es va utilitzar en gran manera als ordinadors RS/6000 d'IBM, i la versió de segona generació, el POWER3-II, és el primer processador disponible comercialment d'IBM que utilitza interconnexions de coure. El POWER3 és l'últim processador que utilitza un conjunt d'instruccions POWER, i tots els models posteriors utilitzen els conjunts d'instruccions PowerPC.
POWER4
[modifica]El POWER4 va fusionar el conjunt d'instruccions PowerPC de 32/64 bits i el conjunt d'instruccions PowerPC AS de 64 bits del projecte Amazon amb la nova especificació PowerPC v.2.0, unificant les famílies d'ordinadors RS/6000 i AS/400 d'IBM. A més de la unificació de les diferents plataformes, el POWER4 també va ser dissenyat per assolir freqüències molt altes i tenir grans memòries cau L2 integrades al die. És el primer processador multinucli disponible comercialment, i va venir en versions d'un sol die i en mòduls multixip de quatre xips. El 2002, IBM també va fabricar una versió del POWER4 amb cost i funcions reduïdes anomenada PowerPC 970 a petició d'Apple.
POWER5
[modifica]Els processadors POWER5 es van basar en el popular POWER4 i van incorporar multithreading simultani al disseny, una tecnologia pionera en el processador RS64-III basat en PowerPC AS i els controladors de memòria integrats. Va ser dissenyat per a multiprocessament a gran escala i venia en mòduls multixip amb grans xips de memòria cau L3 integrats.
Power ISA
[modifica]El 2004 es va fundar una organització conjunta anomenada Power.org amb la missió d'unificar i coordinar el desenvolupament futur de les especificacions del PowerPC. En aquell moment, l'especificació del PowerPC estava fragmentada, ja que Freescale (de soltera Motorola) i IBM havien pres camins diferents en el seu desenvolupament respectiu. Freescale havia prioritzat les aplicacions integrades de 32 bits i els servidors i superordinadors d'alta gamma d'IBM. També hi havia un conjunt de llicenciataris de l'especificació com AMCC, Synopsys, Sony, Microsoft, PA Semi, CRAY i Xilinx que necessitaven coordinació. L'esforç conjunt no només era per optimitzar el desenvolupament de la tecnologia, sinó també per optimitzar el màrqueting.
POWER6
[modifica]POWER6 és el resultat de l'ambiciós projecte eCLipz, que uneix els conjunts d'instruccions I (AS/400), P (RS/6000) i Z (mainframe) sota una plataforma comuna. I i P ja s'havien unit amb el POWER4, però l'esforç d'eCLipz no va incloure l'arquitectura z/ basada en CISC i el processador z10 es va convertir en el germà eCLipz de POWER6. A 2021[update] , IBM continua desenvolupant una línia separada de processadors que implementen z/Architecture, sent l'últim l'IBM Telum.[3]
POWER7
[modifica]El disseny multiprocessador simètric del POWER7 va ser una evolució substancial del disseny del POWER6, centrant-se més en l'eficiència energètica a través de múltiples nuclis, multithreading simultani (SMT), execució fora d'ordre i grans memòries cau L3 d'eDRAM integrades. El xip de vuit nuclis podia executar 32 fils en paral·lel i tenia un mode en què podia desactivar els nuclis per assolir freqüències més altes per als que queden. Utilitza una nova unitat de coma flotant d'alt rendiment anomenada VSX que fusiona la funcionalitat de la FPU tradicional amb AltiVec. Tot i que el POWER7 funciona a freqüències més baixes que el POWER6, cada nucli del POWER7 funciona més ràpid que el seu homòleg POWER6.
POWER8
[modifica]POWER8 és un 4 Processador de 12 nuclis a 12 GHz amb 8 fils de maquinari per nucli per a un total de 96 fils d'execució paral·lela. Utilitza 96 MB de memòria cau L3 d'eDRAM al xip i 128 Memòria cau L4 fora del xip de MB i un nou bus d'extensió anomenat CAPI que s'executa sobre PCIe, substituint l'antic bus GX. El bus CAPI es pot utilitzar per connectar xips acceleradors fora del xip dedicats, com ara GPU, ASIC i FPGA. IBM afirma que és de dues a tres vegades més ràpid que el seu predecessor, el POWER7.
POWER9
[modifica]IBM va dedicar molt de temps a dissenyar el processador POWER9 segons William Starke, un arquitecte de sistemes per al processador POWER8.[4] El POWER9 és el primer a incorporar elements de la versió 3.0 de Power ISA que es va publicar el desembre de 2015, incloses les instruccions VSX-3, i també incorpora compatibilitat amb la tecnologia de bus NVLink d'Nvidia.[5]
Power10
[modifica]La Power10 és una CPU introduïda el setembre de 2021. Està construïda amb una tecnologia de 7 nm.[6][7]
Power11
[modifica]Power11 és una CPU introduïda el juliol de 2025.[8]
Referències
[modifica]- ↑ «IBM Power10» (en anglès). IBM. Arxivat de l'original el December 29, 2021. [Consulta: 29 desembre 2021].
- ↑ Morgan, Timothy. «Big Blue Open Sources Power Chip Instruction Set» (en anglès). nextplatform.com. Stackhouse Publishing Inc, 20-08-2019. [Consulta: 20 agost 2019].
- ↑ «IBM's New Telum Chip Reboots the Mainframe» (en anglès). IEEE Spectrum, 29-04-2022. [Consulta: 5 maig 2022].
- ↑ Morgan, Timothy Prickett. «You won't find this in your phone: A 4 GHz 12-core Power8 for badass boxes» (en anglès). The Register, 07-08-2013.
- ↑ Mujtaba, Hassan. «NVIDIA Volta GPUs and IBM Power9 CPUs To Deliver Up To 300 PetaFlops of Performance in 2017 With Summit and Sierra Supercomputers» (en anglès). Wccftech, 17-11-2014.
- ↑ «IBM to use Samsung 7nm EUV for Next-Gen POWER and z CPUs» (en anglès). Arxivat de l'original el September 24, 2019.
- ↑ Morgan, Timothy Prickett. «IBM Roadmap Extends Power Chips To 2020 And Beyond» (en anglès). The Next Platform, 10-08-2015.
- ↑ Nellis, Stephen. «IBM rolls out new chips and servers, aims for simplified AI» (en anglès). Reuters, 08-07-2025.