設計流程
设计流程是为完成集成电路设计而将電子設計自動化工具明确组合起来的方式。摩尔定律推动了从主要使用独立的逻辑综合、放置和布线算法的实现流程，向从寄存器传输级（RTL）到GDSII的一体化构建与分析流程转变，以实现设计收敛。互连延迟上升的挑战促使人们以新的方式思考并整合设计收敛工具。[1]
从1980年到2005年，RTL到GDSII的流程经历了显著变化。CMOS工艺的持续缩放显著改变了各设计步骤的目标。对延迟缺乏良好预测因子导致近代设计流程发生重大变化。像泄漏功耗（leakage power）、变异性（variability）与可靠性等新的缩放挑战，将在未来继续推动设计收敛流程的重要变革。许多因素解释了为何设计流程从一组独立步骤发展为完全集成的方法，以及为应对最新挑战将出现的进一步变化。Alberto Sangiovanni-Vincentelli在第40届设计自动化大会（Design Automation Conference）上的主题演讲“The Tides of EDA”中， 将EDA的发展划分为三个时期：
- “发明时代”：在发明时代，布线、放置、静态时序分析和逻辑综合等技术被发明。
- “实现时代”：在实现时代，通过设计复杂的数据结构和先进算法，这些步骤得到大幅改进。这使得每个设计步骤的工具能够跟上设计规模快速增长的步伐。然而由于缺乏良好的预测性代价函数，无论各步骤实现得多么高效，都无法仅通过一系列离散步骤来执行完整的设计流程。
- “集成时代”：由此进入集成时代，大多数设计步骤在一个集成环境中执行，并由一组增量代价分析器驱动。
模拟集成电路和数字集成电路的设计流程步骤和方法有所不同。然而，典型的VLSI设计流程包含设计概念化、芯片优化、逻辑/物理实现以及设计验证等多个步骤。
模拟与数字集成电路的设计流程步骤与方法存在差异。尽管如此，典型的超大规模集成电路（VLSI）设计流程通常包含设计概念化、芯片优化、逻辑/物理实现，以及设计验证与确认等多个步骤。[2][3]
参见
[编辑]- 布图规划，为布局与布线创建物理基础结构
- 放置，电子设计自动化（EDA）中的关键步骤
- 布线，集成电路设计中的关键步骤
- 功耗优化，使用 EDA 工具在保持功能的同时优化（降低）数字设计的功耗
- 硅后验证，EDA 设计流程的最终步骤
参考
[编辑]- ^ Scheffer, Louis Kossuth; Lavagno, Luciano; Martin, Grant (编). EDA for IC system design, verification, and testing. Electronic design automation for integrated circuits handbook. Boca Raton, FL: CRC Taylor & Francis. 2006. ISBN 978-0-8493-7923-9.
- ^ ASIC Design Flow in VLSI Engineering Services – A Quick Guide. 2019-06-04 [2019-11-28] （美国英语）.
- ^ Basu, Joydeep. From Design to Tape-out in SCL 180 nm CMOS Integrated Circuit Fabrication Technology. IETE Journal of Education. 2019-10-09, 60 (2): 51–64. S2CID 201657819. arXiv:1908.10674
. doi:10.1080/09747338.2019.1657787.