에스프레소 (마이크로프로세서)
 | |
| 생산 | 2012 ~ 2017년 1월 31일 |
|---|---|
| 판매사 | 닌텐도 |
| 설계 회사 | IBM, 닌텐도 IRD, NTD |
| 주요 제조사 |
|
| 최대 CPU 클럭 속도 | 1.243 GHz |
| 공정 | 45 nm |
| 명령어 집합 | 파워PC 1.1 |
| 마이크로아키텍처 | 닌텐도에 의해 검증되지 않음 |
| 코어 | 3 |
| L2 캐시 | 1× 2 MB, 2× 512 KB (온다이) |
| 마지막 레벨 캐시 | 3 |
| 명령어 | 4 |
| 이전 모델 | 브로드웨이 |
| 후속 모델 | 에리스타 |
| GPU | AMD 라데온 기반 "라테" |
| 애플리케이션 | 임베디드 (Wii U) |
| POWER, 파워PC, 파워 ISA 아키텍처 |
|---|
| NXP (과거 명칭: 프리스케일 & 모토로라) |
| IBM |
| IBM/닌텐도 |
| 기타 |
| 관련 링크 |
| 회색: 취소, 기울임체: 역사적 |
에스프레소(Espresso)는 닌텐도의 Wii U 비디오 게임 콘솔에 사용된 32비트 중앙 처리 장치(CPU)의 코드네임이다. IBM이 설계했으며 45 nm 실리콘 온 인슐레이터 공정을 사용하여 생산되었다. 에스프레소 칩은 AMD의 GPU와 함께 르네사스가 제조한 MCM에 탑재되었다. 2011년 6월 E3 2011에서 공개되었고 2012년 11월에 출시되었다.
설계
[편집]
IBM과 닌텐도는 에스프레소 프로세서가 단일 칩에 3개의 코어를 가진 파워PC 기반 마이크로프로세서로, 전력 소비를 줄이고 속도를 높이기 위해 설계되었다고 밝혔다. CPU와 그래픽 프로세서는 복잡성을 줄이고 칩 간 통신 속도를 높이며 전력 소비를 더욱 줄이고 비용 및 공간을 절약하기 위해 멀티칩 모듈(MCM)로 단일 기판에 배치되었다. 두 칩은 일본 르네사스에서 완전한 MCM으로 조립되었다.[1] 에스프레소 자체는 IBM이 이스트피시킬에 있는 300mm 공장에서 45 nm SOI 기술[2]과 임베디드 DRAM(eDRAM)을 캐시용으로 사용하여 제조되었다.
닌텐도에서 확인되지는 않았지만, 해커들의 해체 및 비공식 정보원들은 그 이후로 에스프레소에 대한 더 많은 정보를 공개했다. 예를 들어 이름,[3] 크기[4][5] 및 속도[6][7] 등이다. 마이크로아키텍처는 이전 모델인 브로드웨이 및 게코와 상당히 유사해 보인다. 즉, 파워PC 750 기반이지만, 더 크고 빠른 캐시와 멀티프로세서 지원으로 향상되었다.
Wii U CPU가 IBM의 고급 POWER7 서버 프로세서에서 파생되었다는 소문은 사실이 아닌 것으로 밝혀졌다. 이는 시스템의 제조 및 소매 비용을 잠재적으로 증가시키고 더 큰 폼 팩터를 요구할 것이기 때문이다. 에스프레소는 eDRAM 및 일반적인 명령어 집합 유사성과 같은 일부 기술을 POWER7과 공유하지만, 이는 피상적인 유사성이다.[8][9][10][11][12]
사양
[편집]- 비순차적 명령어 처리 파워PC 기반 코어
- 45 나노미터 공정 기술
- IBM 실리콘 온 인슐레이터 (SOI) 기술
- 브로드웨이 및 게코 프로세서와 하위 호환
다음 사양은 닌텐도나 IBM에 의해 공식적으로 확인되지 않았다. 이들은 해커 헥터 마르틴(별칭 marcan)에 의한 역공학을 통해 얻어졌다.[13]
- 브로드웨이 기반 코어 아키텍처[14]
- 1.243125 GHz의 세 코어
- MESI/MERSI 지원 대칭형 다중 처리[15]
- 각 코어는 슈퍼스칼라 병렬화를 사용하여 클럭당 최대 4개의 명령어를 출력할 수 있다.
- 32비트 정수 단위
- 64비트 부동소수점 (또는 2× 32비트 SIMD, 종종 "paired singles"라는 명칭으로 발견됨)
- 특이한 구성의 총 3 MB 레벨 2 캐시[16]
- 코어 0: 512 KB, 코어 1: 2 MB, 코어 2: 512 KB
- 4단계 파이프라인[17]
- 7단계 파이프라인 - FP[17]
- 코어당 6개의 실행 장치 (총 18개 EU)[17]
- 다이 크기: 4.74 mm × 5.85 mm = 27.73 mm2
각주
[편집]- ↑ “Wii U : The Console : Changes in Television”. 《Iwata Asks》. Nintendo. 2022년 6월 9일에 원본 문서에서 보존된 문서.
- ↑ “NEW WII U™ ON SOI”. 2016년 3월 25일에 원본 문서에서 보존된 문서.
- ↑ “World Exclusive: Wii U Final Specs”. 2012년 9월 11일.
- ↑ “Nintendo Wii U Teardown”. 《아난드텍》. 2013년 1월 2일에 원본 문서에서 보존된 문서.
- ↑ “Nintendo Wii U Teardown”. 《아이픽스잇》. 2012년 11월 19일.
- ↑ “Wii U has 1.24GHz CPU, 550MHz graphics core”. 《Eurogamer.net》. 2012년 11월 29일.
- ↑ “Wii U CPU, GPU Details Uncovered”. 2012년 11월 29일.
- ↑ “IBM puts Watson's brains in Nintendo Wii U”.
- ↑ “IBM teases on Wii U CPU specs”. 《Eurogamer.net》. 2011년 6월 8일.
- ↑ “Rumored Wii U Specs Raising Eyebrows... for the Wrong Reasons”.
- ↑ “IBM reconfirms the Wii U/Watson connection”. 2012년 8월 27일.
- ↑ “IBM Confirms WII U Utilizes Power-Based CPU, Not Power 7”. 2012년 9월 25일.
- ↑ Joel Hruska (2012년 11월 29일). “Hackers Discover Wii U's Processor Design and Clock Speed”. HotHardware. 2014년 1월 21일에 확인함.
- ↑ marcan42 (2012년 12월 9일). “@DFaker no, it's just a 750. PPC750 can issue 3/cycle and retire 2/cycle. @dampflokfreund yes, three Broadways and more cache.” (트윗). 2013년 10월 5일에 원본 문서에서 보존된 문서.
- ↑ marcan42 (2013년 11월 23일). “Hah! My Twitter arguing must be so sad that I just got this screenshot in my inbox (anon sender): marcansoft.com/transf/espresso_intro.png … @EyeOfCore” (트윗). 2013년 12월 3일에 원본 문서에서 보존된 문서. (IBM Espresso RISC 프로세서 개발자 사용 설명서 페이지 PNG로 연결)
- ↑ marcan42 (2013년 1월 30일). “@theevilmuppet L1 is the same, L2 is different (this is the claimed eDRAM). 512K/2M/512K L2 cache per core (core 1 has more cache).” (트윗). 2013년 10월 8일에 원본 문서에서 보존된 문서.
- ↑ 가 나 다 “IBM PowerPC 750CL Microprocessor Revision Level DD2.x Datasheet” (PDF).
