跳转到内容

NMOS逻辑

维基百科，自由的百科全书
Intel 8080（1974年），由NMOS逻辑电路搭建。[1]需要+12V，+5V，-5V三路电源。[2]
MC6800的早期版本（1974 年）采用普通NMOS逻辑而非耗尽负载 NMOS逻辑构建，但由于它具有内部电路来产生多个电源，因此它由单个 +5V电源供电。[3]

NMOS逻辑（N型金属氧化物半导体逻辑）使用n型MOSFET（金属氧化物半导体场效应晶体管）来实现逻辑门和其他数字电路。[4]这些n型MOSFET通过在源极和漏极端子之间的p型半导体衬底中创建称为n型沟道的反型层来工作。[5]n型沟道允许电子在n型半导体的源极和漏极端子之间通过，这种沟道是通过在称为栅极的第三个端子上施加电压而创建的。与其他类型的MOSFET一样，n型MOSFET有三个工作区：截止区（亚阈值区）、线性区（三极管区）和饱和区（导通区）。 [6][7]

长期以来，NMOS电路的速度都远快于PMOS和CMOS电路，这是由于后者需要使用速度慢得多的p型MOS管。[8] 后来，耗尽负载NMOS逻辑的发展进一步提升了 NMOS电路的速度和功耗特性。[9]NMOS电路比CMOS电路更容易制造，因为CMOS电路需要在p型衬底上制造的特殊n型阱[注释 1]中实现p型MOSFET。 [10]

NMOS电路的主要缺点是，即使输出处于稳定状态（当NMOS的输出电压较低时），逻辑电路中也会有直流电流流过。[11]当时大多数其他逻辑电路系列也存在同样的问题。这意味着电路中存在静态功耗，亦即即使电路没有切换时也会消耗功率，从而导致电路功耗较高。[11]

此外，由于输入逻辑电平不对称，NMOS和PMOS电路以及二极管晶体管逻辑电路、晶体管-晶体管逻辑电路和射极耦合逻辑电路一样，比CMOS更容易受到噪声的影响。[12]

概述

[编辑]

MOS的全称是“金属氧化物半导体”。该名称反映了MOSFET最初的制造方式：在20世纪70年代之前，MOS管使用的是金属栅极，通常是铝。[13]但自1970年左右以来，大多数MOS电路都开始使用多晶硅栅极。到目前为止，大多数半导体制造商都使用由多晶硅制成的自对准栅极，[13]该技术最初由仙童半导体公司的费德里科·法金（Federico Faggin）开发。多晶硅栅极至今仍用于大多数基于MOSFET的集成电路。但自21世纪初以来，难熔金属栅极已开始重新出现在某些类型的高速电路中，例如高性能微处理器。 [14]

NMOS NOR电路。[4]经R上拉，电流从OUT流向低电平（GND）。

NMOS逻辑中使用的MOS管是n型增强型晶体管，它们位于逻辑门输出端和负电源电压（通常为地）之间，形成所谓的“下拉网络”（PDN）。[15][4]上拉电阻（即“负载”，可以被认为是电阻；见下文）位于正电源电压和每个逻辑门输出端之间。[4]

例如，考虑一个用NMOS电路实现的或非门。[16]如果输入A或输入B为高电平（逻辑1 = 真），则每个MOS晶体管都会充当输出和负电源之间的一个电阻极低的电阻器，强制输出为低电平（逻辑0 = 假）。若A和B同时为高电平，两个晶体管都会导通，从而形成一条电阻更低的接地路径。唯一输出为高电平的状态是两个晶体管都截止。[16]只有当A和B同时为低电平时，才会出现这种状态。因此，或非门的真值表得到满足。[16]

A B A NOR B
0 0 1
0 1 0
1 0 0
1 1 0

使用MOSFET代替电阻器

[编辑]
增强型n型MOSFET特性图[17]



阈值电压VT往往略高于0V，因为是增强式MOS管，所以在VGS ≥0时使用。
采用饱和增强型的NMOS逻辑（非门电路）。T1为负载MOSFET。T2为开关MOSFET。[11]
NMOS逻辑电路（非门电路），采用线性增强负载。T1为负载MOSFET。T2为开关MOSFET。[11]

在集成电路内部添加电阻会增加制造所需的步骤数。[18]使用MOSFET代替电阻可以减少制造步骤数。这些MOS管被称为负载晶体管或负载MOSFET。[19]因此，整个电路可以仅使用N沟道MOSFET来实现。但负载MOSFET的电气特性与电阻不同。

负载晶体管（上拉晶体管）是类似于用作逻辑开关的增强型MOSFET （当栅极 - 源极电压VGS为零时该晶体管会截止）。[20]

如图所示，负载类型取决于负载MOSFET栅极的连接位置。如果负载MOSFET的栅极连接到Vdd，则变为饱和增强型负载；如果连接到Vgg，则变为线性增强型负载。线性增强型负载的压降较小，因此输出电压可以更接近 Vdd，但需要两个电源。[11]

从电路图中可以看出，决定负载MOSFET工作的变量如下：

  • 漏源电压VDS = Vdd - 输出电压
  • 栅源电压VGS = Vdd - 输出电压（饱和增强型负载时）
  • 栅源电压VGS =Vgg-输出电压（用于线性增强型负载）
  • 漏源电流IDS大约与VDS的平方成正比

当输出电压降低时，VGS会随着VDS的增加而增加。而IDS的增加大致与VDS的平方成比例。换句话说，当输出电压降低时，电流过大，导致功耗增加。另一方面，当输出电压升高时，只有少量电流流动，导致工作速度降低。

这种使用增强型MOSFET代替电阻的方法存在速度和功耗问题。[11][21]。为了改善这些问题，可以使用耗尽型晶体管代替增强型晶体管作为负载。[22]这种实现称为耗尽负载NMOS逻辑。

历史

[编辑]

1959年，埃及工程师Mohamed Atalla和韩国工程师Dawon Khan在贝尔实验室发明了MOSFET。[23]他们采用 20 μm工艺制造了PMOS和NMOS器件。然而，NMOS 器件未能实用，只有PMOS器件具有实用性。[24]

1965年，仙童半导体公司的Chih-Tang Sah、Otto Leistiko和Grove制作了几种NMOS器件，沟道长度从8 μm到65 μm不等。[25]IBM的Dale L. Critchlow和Robert H. Dennard也在20世纪60年代制作了NMOS器件。IBM的首个NMOS产品是一种半导体存储器，数据容量为1 Kbit，存取时间为50 ns到100 ns。该产品于20世纪70年代初投入量产，从而使MOSFET半导体存储器在20世纪70年代取代了双极存储器和磁芯存储器技术。[26]

20世纪70年代初最早的微处理器是PMOS处理器。PMOS处理器在早期的微处理器行业占据主导地位。[27]1973年，以Sohichi Suzuki为首，NEC LSI的五名研究人员组成的团队生产出了早期的NMOS处理器NEC μCOM-4。[28][29]到20世纪70年代末，NMOS处理器已经超越了PMOS处理器。[27]20世纪70年代中期，Mostec将耗尽负载NMOS逻辑电路商业化。NMOS进一步发展，提高了速度并降低了功耗。英特尔将其专有的耗尽负载NMOS逻辑命名为HMOS。

CMOS微处理器于1975年推出。[27][30][31]然而，CMOS处理器直到20世纪80年代才占据主导地位。[27]早期的CMOS比NMOS逻辑慢，因此在20世纪70年代，NMOS在计算机中的应用比CMOS更为广泛。[32]英特尔5101（1Kbit SRAM）CMOS内存芯片（1974年）的存取时间为 800 ns。[33][34]与此同时，当时最快的NMOS内存芯片英特尔 2147（4Kbit SRAM）HMOS的存取时间为55/70 ns。[34]

1978年，日立制作所由Toshiaki Masuhara领导的研究小组在采用3 µm工艺制造的HM6147（4Kbit SRAM）中引入了双阱Hi-CMOS。[32][35]日立HM6147内存芯片的性能与英特尔 2147 HMOS内存芯片（访问时间为 55/70 ns）相当，但功耗（15mA）却远低于英特尔 2147（110mA）。[36][注释 2]凭借相当的性能和更低的功耗，双阱CMOS工艺最终取代NMOS成为20世纪80年代最常见的计算机半导体器件制造工艺。[32]

20世纪80年代，CMOS微处理器取代了NMOS微处理器。[27]

参见

[编辑]
  • PMOS逻辑
  • 耗尽负载NMOS逻辑：这些工艺包括：HMOS （高密度短沟道MOS）、HMOS-II和HMOS-III。英特尔于20世纪70年代末开发了一系列用于耗尽负载NMOS逻辑电路的高性能制造工艺，并已使用多年。多种CMOS制造工艺，例如CHMOS、CHMOS-II和CHMOS-III，均直接源自NMOS工艺。
  • CMOS

注释

[编辑]
  1. ^ 在p型硅衬底中制造p型MOS管时，要在p型衬底中制造n型区域（n型阱）。上述的与衬底性质不同的区域称为“阱”（well）[1]。
  2. ^ 根据Intel 2147的数据手册[2] （页面存档备份，存于互联网档案馆）和HITACHI HM6147的数据手册[3]，Intel 2147消耗的最大电流为 180mA，HITACHI HM6147消耗的最大电流为80mA。

参考资料

[编辑]
  1. ^ 小特集 II. マイクロプロセッサ技術の動向　飯塚肇（電気学会雑誌　昭和51-3）. [2025-08-05]. （原始内容存档于2022-11-15）. 
  2. ^ "8080 Datasheet, Equivalent, User Manual." (datasheetspdf.com). [2025-08-05]. （原始内容存档于2023-05-07）. 
  3. ^ 「モトローラ6800伝説」（ISBN 978-4-89977-472-3）p24　鈴木哲哉著　ラトルズ
  4. ^ 4.0 4.1 4.2 4.3 NMOS Logic and PMOS Logic (Electrical 4U). [2025-08-05]. （原始内容存档于2024-03-05）. 
  5. ^ MOSFETの構造と動作 (東芝デバイス＆ストレージ株式会社)
  6. ^ MOSFETの『出力特性』と『線形領域、飽和領域、遮断領域』について！ (Electrical Information)
  7. ^ MOS・IC回路設計の基本（2）竹井澄明。線形領域のことを３極管（triode）領域と呼ぶことについて記述されている。 (PDF). [2025-08-05]. （原始内容存档 (PDF)于2025-02-22）. 
  8. ^ PMOS vs NMOS: How Do They Compare? (History Computer)
  9. ^ 半導体プロセスまるわかり　インテルから学ぶプロセスの歴史 (ASCII.jp)
  10. ^ トランジスタ - CMOSの仕組み (ナノエレクトロニクス). [2025-08-05]. （原始内容存档于2024-11-27）. 
  11. ^ 11.0 11.1 11.2 11.3 11.4 11.5 Inverters with different types of load (Madan Mohan Malaviya University of Technolog) (PDF). [2025-08-05]. （原始内容存档 (PDF)于2024-04-22）. 
  12. ^ ノイズマージンの考え方 (マクニカ)
  13. ^ 13.0 13.1 SiゲートNチャネルMOS技術の開発（日立評論） (PDF). [2025-08-05]. （原始内容存档 (PDF)于2025-02-22）. 
  14. ^ IBMの半導体連合、高誘電率/金属ゲート技術を採用した32nm/28nm製造技術を実用化へ (EE Times Japan). [2025-08-05]. （原始内容存档于2025-03-11）. 
  15. ^ YouTube上的CMOS Circuits - Pull Down and Pull Up Network, PDN, PUN, Karnaugh Map, Digital Logic, NOT, NAND, XOR
  16. ^ 16.0 16.1 16.2 "Experiment 9 N-MOSFET Gates" (Islamic University of Gaza)
  17. ^ トランジスタの構造と基本特性 (2) 日本電気技術者協会
  18. ^ 半導体集積回路の概要と試作品の特性（日立評論） (PDF). [2025-08-05]. （原始内容存档 (PDF)于2023-06-02）. 
  19. ^ How to use MOSFET as an active load resistor? (StackExchange). [2025-08-05]. （原始内容存档于2025-02-22）. 
  20. ^ MOSFET Circuits (Electrical4U). [2025-08-05]. （原始内容存档于2024-03-05）. 
  21. ^ Chapter 13 MOS Digital Circuits (McGill University)
  22. ^ The Depletion Load (The University of Kansas) (PDF). [2025-08-05]. （原始内容存档 (PDF)于2023-07-28）. 
  23. ^ 1960 - Metal Oxide Semiconductor (MOS) Transistor Demonstrated. The Silicon Engine (Computer History Museum). [2025-08-05]. （原始内容存档于2016-03-08）. 
  24. ^ Lojek, Bo. History of Semiconductor Engineering. Springer Science & Business Media. 2007: 321–3. ISBN 9783540342588. 
  25. ^ Sah, Chih-Tang; Leistiko, Otto; Grove, A. S. Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces. IEEE Transactions on Electron Devices. May 1965, 12 (5): 248–254 [2025-08-05]. Bibcode:1965ITED...12..248L. doi:10.1109/T-ED.1965.15489. （原始内容存档于2021-04-14）. 
  26. ^ Critchlow, D. L. Recollections on MOSFET Scaling. IEEE Solid-State Circuits Society Newsletter. 2007, 12 (1): 19–22. doi:10.1109/N-SSC.2007.4785536 可免费查阅. 
  27. ^ 27.0 27.1 27.2 27.3 27.4 Kuhn, Kelin. CMOS and Beyond CMOS: Scaling Challenges. High Mobility Materials for CMOS Applications. Woodhead Publishing. 2018: 1. ISBN 9780081020623. 
  28. ^ 1970s: Development and evolution of microprocessors (PDF). Semiconductor History Museum of Japan. [27 June 2019]. （原始内容存档 (PDF)于2019-06-27）. 
  29. ^ NEC 751 (uCOM-4). The Antique Chip Collector's Page. [2010-06-11]. （原始内容存档于2011-05-25）. 
  30. ^ Cushman, Robert H. 2-1/2-generation μP's-$10 parts that perform like low-end mini's (PDF). EDN. 20 September 1975 [15 September 2019]. （原始内容 (PDF)存档于24 April 2016）. 
  31. ^ CDP 1800 μP Commercially available (PDF). Microcomputer Digest. October 1975, 2 (4): 1–3 [2025-08-05]. （原始内容 (PDF)存档于2019-09-23）. 
  32. ^ 32.0 32.1 32.2 1978: Double-well fast CMOS SRAM (Hitachi) (PDF). Semiconductor History Museum of Japan. [5 July 2019]. （原始内容 (PDF)存档于5 July 2019）. 
  33. ^ Silicon Gate MOS 2102A. Intel. [27 June 2019]. （原始内容存档于2021-09-10）. 
  34. ^ 34.0 34.1 A chronological list of Intel products. The products are sorted by date. (PDF). Intel museum. Intel Corporation. July 2005 [July 31, 2007]. （原始内容 (PDF)存档于August 9, 2007）. 
  35. ^ Masuhara, Toshiaki; Minato, O.; Sasaki, T.; Sakai, Y.; Kubo, M.; Yasui, T. A high-speed, low-power Hi-CMOS 4K static RAM. 1978 IEEE International Solid-State Circuits Conference. Digest of Technical Papers XXI: 110–111. 1978. doi:10.1109/ISSCC.1978.1155749. 
  36. ^ "1978: Double-well fast CMOS SRAM (Hitachi)" (Semiconductor History Museum of Japan) (PDF). [2025-08-05]. （原始内容存档 (PDF)于2019-07-05）. 

外部链接

[编辑]
检索自“https://zh.wikipedia.org/w/index.php?title=NMOS逻辑&oldid=88635286”